‘매운 고추’ 반도체 지형 흔든다…. 오픈AI, 첫 자체 AI 칩 ‘할라페뇨’ 총정리

2026년 6월 24일 샌프란시스코. 오픈AI와 브로드컴이 공개한 한 장의 사진이 기술업계를 흔들었다. 

샘 알트만 오픈AI CEO와 혹 탄(Hock Tan) 브로드컴 CEO가 300mm 반도체 웨이퍼(Wafer, 반도체 칩의 토대가 되는 원형의 판)를 들고 환하게 웃고 있는 사진이었다.  

웨이퍼에 새겨진 이름은 할라페뇨(Jalapeño, 멕시코를 원산지로 하는 매운 고추). 오픈AI가 처음으로 설계한 자체 AI 칩이다.

양사의 발표에 따르면 혹 탄 CEO와 찰리 카와스 브로드컴 반도체솔루션부문 사장은 새로 제작된 따끈따끈한 웨이퍼를 직접 들고 오픈AI를 방문해 샘 올트만 CEO와 그렉 브록먼 사장에게 이를 전달했다. 

이날 처음 공개된 할라페뇨는 대규모 언어 모델(LLM)의 추론(inference) 작업에 특화된 맞춤형 AI 칩(ASIC)이다. 오픈AI는 이 칩을 ‘인텔리전스 프로세서(Intelligence Processor)’로 명명, 양사가 함께 구축할 컴퓨트 플랫폼의 첫 제품이라고 밝혔다. 앞으로 세대를 거듭하며 계속해서 칩을 공개할 것이란 의미다. 최첨단 AI 모델 개발사가 직접 설계한 칩이라는 점에서 반도체 및 기술 업계 전반에 적지 않은 파장을 불러일으킬 것으로 예측된다.

양사에 따르면 할라페뇨는 설계 착수부터 테이프아웃(tape-out, 회로 설계와 검증을 마치고 제조사인 파운드리에 전달하는 과정을 지칭)까지 단 9개월이 걸렸다. 오픈AI와 브로드컴에 따르면 9개월 만에 고성능 첨단 반도체를 개발한 건 가장 빠른 ASIC 개발 주기다. 

통상 ASIC을 처음부터 설계하는 데 1.5~2년이 소요된다는 점에서 업계에서도 이를 이례적인 속도로 평가하고 있다. 

비결은 오픈AI의 자체 AI 모델에 있었다. 오픈AI는 설계 및 최적화 과정의 일부를 가속화하는데 자사 모델을 활용했다고 밝혔다. 

사용자에게 제공되는 AI 모델이 미래 모델 운영에 필요한 인프라 개선에도 기여한 것이다. AI가 엔지니어의 칩 설계를 돕는다면 업계 전반의 컴퓨트(compute, 연산) 비용을 낮추고 고성능 AI에 대한 접근성도 확대할 수 있다는 게 오픈AI 측 설명이다.

이는 AI 모델 개발을 위한 반도체 설계에 다시 AI 모델을 활용하는 ‘자기 개선 루프’가 작동하기 시작한 신호로 볼 수 있다. 그렉 브록만 사장은 CNBC와의 인터뷰에서 “우리 모델이 칩 개발을 가속화하는 것에 우리 스스로도 매우 놀랐다”고 회고했다.

범용 AI 가속기를 LLM용으로 전환한 것이 아니라, 처음부터 LLM 추론에 맞춰 설계된 전용 ASIC이라는 점도 할라페뇨의 특징이다.

리처드 호 오픈AI의 하드웨어 프로그램 총괄은 공식 성명에서 “할라페뇨는 오픈AI 연구자들과의 긴밀한 협업에서 얻은 심층적 인사이트를 바탕으로 LLM 추론에 특화해 처음부터 설계됐다”고 했다. 

프런티어 AI 모델에서 가장 중요한 커널, 메모리 이동, 네트워킹, 서빙 패턴을 중심으로 아키텍처를 최적화했다는 것이다. 

그는 “초기 테스트 결과, 할라페뇨는 하드웨어의 이론적 한계에 근접한 수준에서 핵심 워크로드(workload, 작업량)를 효율적으로 처리할 것으로 본다”고 했다.  

공개된 웨이퍼 이미지를 근거로 탐스 하드웨어가 추정한 바에 따르면 할라페뇨의 컴퓨트 칩렛(Chiplet) 다이 크기는 약 840mm²로 예상된다. 극자외선(EUV) 리소그래피 시스템의 최대 노광 면적(레티클 한계, 약 858mm²)에 근접하는 수준이다. 또한 패키지 내에 고대역폭 메모리(HBM) 모듈 6개가 탑재될 것으로 예측된다. 

오픈AI와 브로드컴은 이 칩이 데이터 이동을 줄이고 컴퓨트·메모리·네트워킹 리소스 간 균형을 이뤄 이론적 최대 성능에 훨씬 가까운 실제 활용률을 달성한다고 강조했다. 브로드컴의 반도체 구현 기술과 ‘토마호크’ 네트워킹 칩이 대규모 양산 배포를 가능케 한다는 것이다. 시스템 통합과 랙·보드 설계는 뉴욕 증시 상장사인 셀레스티카(Celestica)가 맡았다. 

현재 할라페뇨 엔지니어링 샘플은 실험실에서 양산 목표 주파수와 전력 조건 하에 오픈AI 모델(GPT‑5.3‑Codex‑Spark)의 워크로드를 실제로 구동하고 있다. 오픈AI는 “초기 테스트 결과 와트당 성능 면에서 현재의 최첨단 기술보다 훨씬 뛰어난 성과를 보일 것”이라고 했다. 블룸버그는 할라페뇨가 추론 비용을 약 50% 절감할 것으로 전망했다.

오픈AI가 X 계정에 게시한 글은 이번 발표의 전략적 의미를 압축적으로 담고 있다.

오픈AI는 “칩은 AI 경제의 근간”이라며 “자체 칩 개발은 제품에서 모델, 인프라에 이르는 ‘풀스택(full-stack)’ 플랫폼을 확장하며 인텔리전스의 규모를 키우고, 더 많은 사람에게 서비스하며 AI 접근성을 넓히는 데 기여할 것”이라고 했다.  

브록만 사장도 성명에서 “세계는 컴퓨팅 기반의 경제로 나아가고 있다”며 “할라페뇨는 우리의 장기적인 풀스택 인프라 전략의 일환”이라고 밝혔다. 

오픈AI가 구상하는 풀스택의 범위는 제품·모델에서 출발해 칩 아키텍처, 커널, 메모리 시스템, 네트워킹, 스케줄링, 배포 시스템, 사용자 경험에 이르기까지 수직 통합된 AI 생태계 전체를 아우른다.

업계에서는 현재 자체 칩, 클라우드 인프라, 프런티어 AI 모델, 애플리케이션까지 모든 기술 스택을 보유한 기업은 구글이 거의 유일하다고 평가하고 있다. 프런티어 AI 모델과 애플리케이션을 갖춘 오픈AI가 자체 칩으로 확장하며 구글과 유사한 전략을 펴고 있는 것이다. 

혹 탄 브로드컴 CEO는 “향후 10년간 AI에 필요한 물리적 인프라 확장에 대한 근본적 헌신”이라고 이번 협력을 규정하며 “여러 세대에 걸친 로드맵의 시작일 뿐이다. 오픈AI와 함께 업계 최고 수준의 반도체를 공동 개발함으로써 2026년부터 기가와트급 데이터센터 배포를 가능케 할 것”이라고 강조했다. 

2026년 말 할라페뇨의 소규모 시제품 배포가 이뤄지고, 이후부터 본격 확산될 것으로 전망된다. 2029년까지 자체 칩 기반으로 10기가와트 규모의 컴퓨팅 파워를 공급한다는 게 오픈AI의 목표다.

오픈AI의 AI 반도체 시장 진출은 업계에 어떤 영향을 미칠까.

신규 모델 훈련(training) 분야에서는 오픈AI와 엔비디아가 계속해서 핵심 파트너로 협업할 것으로 예측된다. 할라페뇨는 훈련이 아닌 추론에 특화된 칩이기 때문이다. 

사전훈련(pre-training)처럼 연산 집약적 작업은 여전히 엔비디아 하드웨어에 의존하면서 코딩 모델 구동 같은 추론 작업에는 할라페뇨를 활용해 비용 절감을 시도할 것으로 예측된다. 

실제로 오픈AI는 최근 추론 영역에서 세레브라스(Cerebras) 칩을 일부 도입한 바 있다. 할라페뇨 도입으로 엔비디아·세레브라스·자체 칩을 병행 운용하는 멀티소스 전략이 더욱 분명해졌다. 

브로드컴은 오픈AI의 이런 움직임에 따른 최대 수혜 기업 중 하나다. 브로드컴은 AWS, 마이크로소프트, 구글 등 대규모 클라우드 서비스를 제공하는 하이퍼스케일러와 프런티어 AI 연구소들의 맞춤형 칩 개발을 지원해 왔다. 이날 브로드컴은 정규장에서 0.51% 상승 마감했으며 장 마감 후 시간 외 거래에서 약 1.5% 추가 상승세를 보였다. 랙·보드 설계를 맡은 셀레스티카는 정규장에서 3.14%, 시간 외 거래에서 4% 이상 급등했다. 

기업공개(IPO)를 준비하는 시점에서 할라페뇨 칩은 오픈AI의 추론 비용 절감, 수익성 개선에 기여할 것으로 보인다. 추론 칩이 성공하면 향후 자체 칩 적용을 훈련 단계까지 확대할 수도 있다. 

한국 반도체 업계에는 어떤 영향을 미칠까. 탄 CEO에 따르면 할라페뇨의 양산은 대만의 파운드리 TSMC가 맡는다. HBM은 SK하이닉스와 삼성전자가 공급할 것으로 추정된다. 당분간 HBM 수요 증가가 계속 이어질 것이란 시그널이다. 

SK하이닉스는 현재 HBM 시장에서 선도적 지위를 유지하고 있으며, 삼성전자도 HBM3E 경쟁력 확보에 주력하고 있다. HBM을 제조하는 마이크론이 이날 사상 최대 실적을 발표한 것도 이런 강력한 수요 때문이었다. 

한편 ASIC 중심의 맞춤형 AI 칩 생태계가 확산할수록 범용 GPU 공급망에 의존해온 기존 반도체 생태계에는 구조적 변화 압력이 가중될 전망이다. 메모리 부품 공급사가 아니라 고객사와 밀접하게 협업하며 용도 특화 ASIC에 맞춤 칩을 제공할 수 있는 역량이 필수적이다.